作为封装基板，玻璃的好处是巨大的。它非常平坦，热膨胀率低于有机基板，从而简化了光刻。

这只是初学者。翘曲是多芯片封装中日益严重的问题，但已大大减少。芯片可以混合粘合到玻璃上的再分布层焊盘上。相对于有机芯基板，玻璃为高频和高速器件提供了非常低的传输损耗。

如果这还不够，硅中介层和有机核心基板正在耗尽动力。玻璃比硅中介层便宜得多，翘曲减少 50%，定位精度提高 35%。这使得提供具有 <2μm 线和空间的再分布层 （RDL） 变得更加容易，而有机核心基板很难实现这一点。此外，玻璃在通信波长下的透明度使得波导能够嵌入到堆叠玻璃结构中，用于 6G 应用。超薄 （<100μm） 玻璃很容易制造成 700 x 700 毫米的更大尺寸。

玻璃——通常是硼硅酸盐或石英玻璃——其用途也很灵活。它可以用作载体、嵌入组件的核心基板、3D 堆叠材料或传感器和 MEMS 的密封腔体。玻璃是比有机物更好的导体，因此它可以更有效地将热量从有源设备中传递出去。其热膨胀系数 （CTE） 可在 3 至 10 ppm/°C 之间定制，使其与低端硅或高端 PCB 更兼容。

玻璃在高频应用中也大放异彩。介电常数远低于硅（2.8 vs. 12）且切损耗低，传输损耗比硅低几个数量级，从而大大提高了信号完整性。

多年来，玻璃因其众多优点而作为下一代封装基板材料而受到业界关注。一个关键特性是它能够实现高互连密度和低于 2μm 的 RDL 功能。Disco Hi-Tec America 技术经理 Frank Wei 表示：“在过去两年 AI 计算的激增中，压缩布线密度以提高 SiP 内通信速度的需求已成为 IC 封装研发的焦点。

不过，这并不都是完美的。如果没有微裂纹，玻璃切割（单裂）就很难执行，而且大规模重复制造数千个细间距玻璃通孔 （TGV） 的挑战阻碍了玻璃充分发挥其潜力。英特尔在过去 10 年中在玻璃基板上投入了大量资金，并于本月早些时候确认仍在推进玻璃项目。尽管存在制造障碍，但提高 HPC/AI 芯片质量的承诺正在推动快速发展，正如 2025 年电子元件和技术大会 （ECTC） 和最近的其他会议所证明的那样，研究人员在这些会议上展示了以下方面的进展：

• 堆叠玻璃，数据速率为 >100 GHz;

• 通过激光改性和HF蚀刻进行TGV蚀刻;

• 直接激光蚀刻，无需后续蚀刻;

• 制造 6μm、>15 纵横比的 TGV;

• 预测产量建模，以优化叠加，以加快 FOPLP 产量斜坡，以及

• 在单分界面处逐渐变细堆积层，以防止玻璃破碎。

用于高频应用

的堆叠玻璃玻璃是 6G 无线通信网络的理想选择，由于其高频传输和极低的损耗，该网络必须支持 >100 GHz 数据速率。堆叠玻璃中的异构集成可以在大规模天线阵列中集成具有低损耗互连的高频前端芯片。

佐治亚理工学院博士生李星辰表示：“通过将收发器模块分解为单独的功能芯片，例如功率放大器和变频器，这些芯片可以嵌入堆叠的基板内核中并垂直互连。[1] 在玻璃基板中堆叠 2 英寸（50 x 50 毫米）芯片的工艺的亮点包括菊花链结构的集成、玻璃层 （3μm） 之间的良好对准、玻璃透射激光钻孔和铜填充。

研究人员选择了ABF（味之素积膜，Dk = 3.3，Df = 0.0044）作为低介电电介质和玻璃粘合剂，以及基于RDL的共面波导（见图1）。宽带电气性能高达 220 GHz，损耗为 0.3 dB。

将 100 μm 厚的玻璃面板使用倒装芯片粘合堆叠到未固化的 ABF 上，从而最大限度地减少加热时的面板移位。ABF 封装芯片，然后将另一层未固化的 ABF （15μm） 层压在顶部玻璃上并固化。通过激光加工形成用于信号传输和热改进的玻璃通孔，然后进行附着力促进剂、化学镀铜和电解镀，以填充高度达 130μm、间距高达 100 μm 的 V 形过孔。该方法显示出作为 6G 应用的 3D 堆叠方法的潜力。

玻璃通孔 （TGV） 工艺

：激光器在 TGV 的制造中发挥着关键作用。LPKF Laser & Electronics 战略产品经理 Richard Noack 最近详细介绍了激光诱导深度蚀刻 （LIDE） 技术如何改进以用于生产级采用。[2] LIDE 从硼硅酸盐玻璃的激光改性开始，这会改变结构并使其容易受到各向异性蚀刻的影响。

激光改性过程使用单个激光脉冲破坏玻璃的成分。“最初的改性宽度小于 1μm，可以被描述为'水泡链'，”诺克说。“与材料的其他部分相比，这种温和改性的蚀刻速率高出 100 倍。”

接下来，在氢氟酸 （HF） 中进行湿法蚀刻以形成所需的形状（见图 2）。LIDE 已证明能够蚀刻小至 3μm 并间隔 5μm 的玻璃通孔。

为了促进湿板加工，Yield Engineering Systems （YES） 开发了一种自动化多室浴槽、冲洗和干燥工具，用于处理多达 12 块尺寸为 510 x 515 毫米的玻璃面板。该公司高级总监 Venugopal Govindarajulu 介绍了用于制造高 AR 玻璃通孔的湿法蚀刻方法，该方法设计用于大批量制造。[3]

该工具可以使用市售玻璃材料在130°C下以高达80μm/hr的蚀刻速率蚀刻25-100μm TGV。可以调整激光工艺以获得所需的形状——圆柱形、沙漏形、直孔或型腔。

YES 团队确定蚀刻速率和 TGV 曲线是 HF 浴化学成分、酸浓度和蚀刻温度的函数，可以对其进行调整以实现 5：1 的高选择性蚀刻（蚀刻速率改性区域/蚀刻速率未加工玻璃）。

沙漏状形状被认为非常适合使用铜 PVD 实现无空隙填充。湿法蚀刻槽实现的纵横比（深度/直径）范围为 4：1 至 20：1（200μm 厚玻璃）。“在大批量制造环境中，关键考虑因素是实现更高蚀刻速率的最佳化学成分、针对均匀蚀刻优化的流体动力学，以及实现工艺能力的良好温度和流量控制，”Govindarajulu 说。

尽管LIDE被认为是玻璃通孔的领先工艺，但公司正在探索不涉及有毒HF的更环保的解决方案。东京大学的Toshi Otsu及其同事能够在100μm厚的旭硝子ENA1材料中生产出6μm宽、25μm间距的孔。[4]该方法使用具有不同脉冲能量和射击次数的深紫外激光（257nm）准直光束。作者说：“使用超短脉冲激光器可以最大限度地减少对周围材料的热影响，从而实现精确和清洁的加工。

SEM 横截面显示，高纵横比 TGV 在玻璃顶部与底部相比具有更大直径的孔。深度可最大化至260μm，纵横比在20：1至25：1之间。（见图 3）。未来的工作将研究改变激光数值孔径如何影响孔径。

研发以产生玻璃芯基板的斜坡每

当行业考虑玻璃等新材料时，仿真都可以深入了解材料如何相互作用。它还可以帮助比较工艺，例如哪种粘合促进剂与玻璃界面最好，或者PVD铜还是铜化学沉积形成更好的种子层。

“当转向新型衬底（例如玻璃）时，原子建模将是预测在玻璃衬底上放置多层薄膜时形成的界面行为的重要工具。这为在开始制造之前将精力集中在哪里以及在加工中要注意什么提供了方向“，Synopsys 首席解决方案工程师 Anders Blom 说。

由于玻璃是一种非晶态材料，因此必须使用数十个原子进行建模，而不是像晶体硅这样的材料只需要 2 个原子即可开始建模。“GPU 加速和机器学习算法的最新进展现在使我们能够结合使用快速力场和准确的第一性原理建模来构建和运行此类复杂系统的真实模型，”Blom 指出。

另一个有助于在面板层面推进研发和良率提升的工具，特别是对于具有 HBM 的 AI 处理器，是预测性良率建模。Onto Innovation 的应用程序开发经理 John Chang 在 ECTC 上介绍了预测产量模型的详细信息，特别关注覆盖缺陷。“这些组件很昂贵，”他说。“因此，在每一步最大限度地提高产量并及早发现缺陷以最大限度地减少损失至关重要。”

尽管玻璃芯基板相对于有机芯基板显着减少了图案失真和翘曲，但它们的出现仍然会影响扇出面板级加工 （FOPLP） 中的良率。Onto Innovation方法使用离线计量工具来测量模具移位和变形，然后将其与定制的工艺参数和机器学习算法相结合，以快速减少510 x 515mm面板上的叠加缺陷。[5] “通过利用预测分析和机器学习模型，良率预测技术不仅可以识别潜在的在线工艺缺陷，还可以推荐可作的解决方案，以在早期阶段优化生产参数，从而实现更快的产能提升，”Chang 说。

面板级叠加误差通常在整个面板上表现出非线性模式，并且有四种不同的校正方法——全局、基于区域（例如，4 个/面板）、基于芯片和逐个站点校正。基于芯片的校正产生最高的良率，但校正时间会降低吞吐量。相反，对于每个面板，基于站点的校正在具有相似偏移的区域中每次曝光都会暴露多个芯片，从而保持高产量，同时减少对吞吐量的影响。然而，仅凭这种优化就提供了难以接受的产量。

为了加快叠加改进过程，该团队建立了一种方法来模拟最终良率作为不同工艺参数条件的函数。“通过利用这项技术（图 4 中的全流程），用户可以通过仿真确定最佳参数，并通过运行鉴定基板来验证预测，”Chang 说。

此外，图表和直方图有助于及早识别生产 FOPLP 环境中的叠加问题，这有助于加速鉴定并简化流程优化。“随着未来几年FOPLP的预期显着增长，我们相信产量预测技术将为实现FOPLP光刻的快速生产和高产量提供一条清晰的道路，”Chang说。

防止 SeWaRe

玻璃以其易碎性而闻名。微裂纹是处理和其他作（尤其是切割）过程中的一个主要问题。

切割时玻璃芯基板上的失效称为 SeWaRe，以日语中“背部分裂”的表达方式命名。Disco 的 Frank Wei 和 Andrew Frederick 的一项研究探讨了使用不同厚度（125、200 和 500 毫米）的裸硼硅酸盐玻璃以及玻璃两侧两种类型的夹层堆积层进行切割导致基板开裂的原因，以得出最小化损坏的最佳方法。[6]

Disco 研究表明，与基于激光的单一方法（激光隐形和激光增强烧蚀填充）相比，双刀片切割方法产生了更多的边缘碎裂，但边缘更光滑。单芯片尺寸为 5 x 5 毫米和 15 x 15 毫米。重要的是，层压层提高了模具强度，并且在更高的模量电介质下实现了最佳的模具强度。

有限元建模 （FEM） 表明，边缘崩裂是由最尖锐的微观缺陷引发的，在切割过程中应力最集中。Disco 小组确定，当层压层延伸到单裂区域的边缘时，会出现 SeWarRe 缺陷。它们可以通过部分去除单化边缘的层压层来消除，称为回拉法。

虽然玻璃面板单分的主流工艺是在基板两面层压堆积层后进行的，但索尼半导体解决方案公司的 Shun Mitarai 及其同事采用了一种将切块基板嵌入有机树脂中以提供边缘保护的新方法。[7]他们将单片玻璃芯嵌入工艺（SGEP）与行业的传统工艺进行了比较。“制造玻璃芯基板的传统工艺 （CP） 在保持大型玻璃面板的同时很简单，但需要大量投资来形成双面互连和广泛的设备改造，以处理玻璃而不会破损。”

传统工艺从 TGV 蚀刻和金属化开始，然后是核心互连工艺。然后，将堆积层层压，然后进行单分。最后，在基材的每个边缘涂上有机树脂。

相反，SGEP 在核心互连形成后对基板进行切块。这一新步骤涉及将玻璃芯段嵌入覆铜层压板框架中。然后层压堆积层，然后切割树脂框架。

Mitarai 指出，这种针对单个玻璃边缘的保护过程很复杂。双面堆积层有效地平衡了与单面加工相关的 CTE 引起的翘曲。相反，单片玻璃芯嵌入工艺可实现单面加工并提供卓越的基板保护。这种方法的下一步将包括提高工艺与严格设计规则的兼容性，并进一步提高良率。

玻璃芯上的混合粘合玻璃的平整度和位置精度创造了新的集成和工艺可能性。“与有机芯基板不同，玻璃芯基板足够平坦，可以进行铜-铜混合键合，”Unimicron高级特别项目助理John Lau说。[8]他指出，玻璃不能替代有机芯基材。相反，它补充了现有材料，因为可以使用二氧化硅电介质和双大马士革工艺制造更小的 RDL 线和空间。

Unimicron团队展示了器件与有机芯和玻璃芯基板的倒装芯片键合。他们发现，倒装芯片键合混合键合在玻璃上的翘曲略大于倒装芯片键合微凸块的翘曲，但两者都在可接受的范围内。他们将微凸块的较低翘曲归因于它们充当减震器的能力。作者建议在键合到CTE在18 ppm/°C范围内的PCB时使用更高的CTE玻璃（10 ppm/°C）。

结论

玻璃生态系统中的公司正在取得重大进展，为多芯片先进封装中芯片和基板尺寸的持续增加做准备。激光改性后高频蚀刻是形成不同形状和尺寸的玻璃通孔的主要方法，但如果该工艺达到后续铜填充所需的通孔形状，则使用准分子激光器进行直接激光蚀刻是一种更具环保吸引力的选择。

如果可以在刀片或激光切割之前实施一致的聚合物回拉，则在分离过程中的玻璃微芯片（称为 SeWaRe）是可以预防的。看来，转换切割方法可以减少但不能消除微裂纹。