专家在座：半导体工程坐下来讨论了对 3D-IC 的初步尝试以及早期采用者将遇到的问题，西门子 EDA 产品管理高级总监 John Ferguson;Mick Posner，Cadence 计算解决方案事业部 IP 解决方案小芯片高级产品组总监;莫维卢斯的莫·费萨尔;是德科技新机会业务经理 Chris Mueth 和新思科技 3D-IC 编译器平台产品管理高级总监 Amlendu Shekhar Choubey。

从左到右：是德科技的 Mueth;Synopsys 的 Choubey;西门子 EDA 的弗格森;莫维卢斯的费萨尔;Cadence 的 Posner。

SE：大型芯片制造商和系统公司正在构建完整的 3D-IC 原型。您认为最大的挑战是什么？

Mueth：问题在于合并多种技术，包括用于构建这些东西的过程。有一个可靠性因素和一个可制造性因素。这不仅仅是一种电气设计。电气部分与所有多物理场相互依赖。我们在内部制作自己的小芯片，并且我们一直在努力提高性能。但 3D-IC 还与可靠性和成本有关。小芯片很贵。您必须为部署小芯片的作业选择正确的应用程序。

Ferguson：我们正在从多物理场的角度和流程实现来整合这一切。目前，很多焦点都集中在热应力上。特别是，我们看到的不仅仅是从传统可靠性的角度来看热应力，您必须担心分层或颠簸被剪切以及连接丢失。还有应力的电影响，改变晶体管的行为方式。这并没有被捕捉到，这是我们现在关注的重要组成部分。

费萨尔：我们正在从芯片的静态管理转向动态管理。曾经有数据平面和控制平面，但电源管理/性能管理平面正在兴起。这对芯片的功率和性能产生了巨大影响，尤其是当我们转向 3D-IC 时，因为如果我无法探测堆栈中的第三号芯片，我该如何调试它？如何找出问题？第三层平面变得越来越重要。但具体来说，我们正在从静态设计、过度设计，然后希望某些东西在硅中有效，到实际检测它并使其在现场动态管理。这更多是从建筑方面来的。

Choubey：从 EDA 平台的角度来看，问题是如何从 2D 设计转向 3D-IC 设计。您如何将系统和设计中的所有复杂性（例如多物理场）引入系统和设计中，并在设计过程的早期很好地管理它们，以便在您到达最后时，您不会被增加三到四个月周转时间的事情所困扰？我们习惯了 2D 设计中的线性流程，您从平面规划开始，进行电气和电力，然后将其交给封装设计人员，他们将考虑所有系统级的事情——如何分解它，如何进行散热。这不适用于 3D-IC。如果你先做“这个”，然后做“那个”，你会发现一些问题，让你倒退九个月。九个月是你的总设计周转时间。因此，您需要一个考虑到所有这些多物理场效应和电效应的平台，因为它们是相互依赖的。它们不是独立的。而且你必须将要使用的工艺节点归零。你打算使用多个工艺节点还是只使用一个？你打算堆叠还是水平？你应该有某种方式来了解所有这些影响将如何相互作用并影响你的设计，然后做出决策并不断完善它。你需要一个非常强大的设计分析能力，这样随着你的设计的成熟，你才能获得做出这些决策的最佳信息，并可以得到一个正确的设计。你没有时间发现你的热问题导致你的时间无法满足，或者现在你必须回去重新规划或将你的设计重新划分为多个小芯片。这不会发生。您需要一个将所有这些整合在一起的平台，并以一种在我们习惯的不同单点工具之间转换数据和导出/导入的开销最小化的方式做到这一点，或者在最好的情况下消除。

波斯纳：让我们再来描述一下。3D 堆叠并不适合所有人。它并不适用于所有人。除非它提供您需要的东西，否则您不会承担这种复杂程度，那就是计算扩展，也许是计算到内存的连接。我们相信这是一个需要解决的问题，但并不是每个人都有问题。这些解决方案将可供所有人使用。多芯片为您提供可扩展性，并且更适用于不同的应用。3D 增加了一定程度的复杂性、多物理场，以及我们在这里讨论的一切。挑战在于公司需要进行的投资。他们会从投资中获得回报吗？解决问题的方法有很多种，3D堆叠就是其中之一。主要挑战之一是使用工具和知识产权来自动化流程，以便您可以加快上市时间，因为如果这些技术延迟了您，那么您将错过市场窗口。

SE：是成本、复杂性还是工具，还是以上所有？你从哪里开始解决这个问题？

波斯纳：这是复杂性和稀缺性的混合体。2025 年将是 3D 原型之年。今年将决定未来 3D 堆叠的成功程度。第一批进入 3D 设计领域的公司正在使用手动流程、早期版本的工具、早期版本的制造和 PDK。3D 的前景将取决于这些原型在 2025 年的成功。

弗格森：归根结底是风险。如果您来自 2D 世界，那么我们在很大程度上有着悠久的历史。我们知道如何正确地做这件事。完全失败的可能性非常小。当您进入 3D 空间时，您会添加许多新的不确定性，而您在 2D 中不必担心这些不确定性。所以现在你必须考虑，'如果我要冒这个风险，但我做错了，那会付出什么代价？对我的业务有什么影响？另一方面，如果我做对了并且我早早出局，那会让我领先多少？你必须平衡这些事情。有些东西，比如人工智能，你必须去 3D-IC。但如果你能不做 3D-IC，并不是每个人都会使用它。如果您在该领域有一个不是 3D-IC 的解决方案，那么这是正确的做法。您将节省时间和金钱，并且在产量或可靠性方面都不会有相同的故障可能性。

费萨尔：我同意风险。然而，我在市场上看到的一个更简单的第一步是，你不是堆叠内存或逻辑，而是解决电力传输问题。高通 Nuvia 芯片的封装中嵌入了 3D 电容器。这带来了 20% 到 30% 的能效提升。从技术上讲，它是 3D 的，但风险较低的问题陈述。它不会破坏设计。也许会稍微影响效率，但这是值得的。Graphcore还有另一个芯片，他们做到了这一点。他们堆叠了电容器以提高芯片的效率。因此，作为一名工程师，这可能是获得 3D 并获得 20% 到 30% 效率的一种风险较低的方法，这与堆叠逻辑或内存不同。您会看到较小的公司迟早会推出该版本的 3D。

Choubey：今天可能并不适合所有人，但这只是时间问题。总有先驱者，要么是因为他们可以投资一项技术，要么是因为他们有迫切的需求。然后技术成熟，风险降低，然后传播开来。3D 堆叠目前主要用于 AI 应用，但人们会找到自己的利基应用，它就会到那里。这可能需要一些时间。但这项技术会成熟，然后我们将看到许多其他应用将由此产生。当 place-and-route 首次问世时，它并不适合所有人。这需要大量投资，而且不确定。然后它成熟了，现在你无法想到没有自动化 P&R 的 2D 设计。要实现这一目标，需要大量的自动化和统一。将要进行这些设计的人来自 2D 世界。他们有多年的 2D 经验。我们需要让 3D 与 2D 有一定等价物。它有其自身的挑战和复杂性，但它必须达到 2D 设计师可以说的地步，'我理解这一点。我知道这是怎么回事。我可以最大限度地降低风险并设计出比 2D 设计更多的东西。圣杯是，有一天你会像现在在 2D 中一样在 3D 系统中进行 P&R。在生态系统中，我们有责任提出平台并运行具有所有设计规则和所有标准化的 PDK。然后，您就可以看到多芯片解决方案在各行各业的潜力。

Mueth：这涉及很多风险，因为它成本高昂，而且今天没有产量。所有这些都需要开发仍需成熟的流程和工作流程，以及能够从多物理场和电气方面处理异构设计的 3D 设计平台。您需要选择您的应用程序，而不是试图将所有内容都嵌入到芯片中。在某些情况下，您可以从中受益。您必须权衡该特定用例与传统方法。例如，在内部，我们正在做亚太赫兹射频。将其放入小芯片中确实是一个很好的优势。但是，一旦我们能够将该信号转换为可以通过 2D 设计方法处理的东西，它就会便宜得多，产量也会更高。因此，您只想选择有意义的用例。

SE：第一步是预集成小芯片和模块吗？

Faisal：在3D-IC甚至2.5D系统中，突然间你开始获得二阶、三阶和四阶效果，比如振铃和功率晃动，这是你甚至无法提前想象的。看到这一点的唯一方法是将一堆小芯片放入一个包中，然后您就会开始看到这些随机音调出现在您的电网上。但你不会知道它们来自哪里。好吧，它们来自同一基板上具有独特工作负载的多个小芯片的相互作用。不仅如此，您一周中的每一天可能都有不同的工作量。工作负载的变化速度比我们周转芯片的速度还要快，因此这成为一个非常有趣的问题。

SE：通过下载一个小芯片的软件更新，工作负载可能会发生变化，对吧？

费萨尔：是的，没错。

SE：那么，我们是否已经到了要处理 80/20 规则的地步，因为你无法为无休止的一系列一次性设计开发工具？我们需要流程让工具发挥作用，除非你非常清楚要构建什么，否则你无法获得这些流程。这里会有足够的共性吗？

Mueth：这很棘手，因为你需要选择你的应用程序。它们往往是定制的。这并不是说你可以采用一种小芯片配置，它将成为每个人都使用的下一个 SoIC 包。事实并非如此。

Posner：我们在堆叠中遇到的是功率密度。它是特定于设计的。以计算堆叠为例。计算是功耗密集型的，因此这是非常自定义的。您不能使用标准电网阵列并期望满足该应用的电源要求。这就是热的用武之地。该技术的效率如何？您希望在模具之间转移的皮焦耳/位是多少？所有这些都会影响您的信号和电源完整性、热和机械翘曲。

Mueth：标准包装适用于标准应用。但我们在这里谈论的不是标准应用程序。

Posner：我个人认为 3D 多年来不会成为主流，因为风险、复杂性和成本。您要做的是创建工具，以逐个应用程序解决非常具体的大客户用例。